

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
СХІДНОУКРАЇНСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ ІМ. В. ДАЛЯ
ФАКУЛЬТЕТ ІНФОРМАЦІЙНИХ ТЕХНОЛОГІЙ ТА ЕЛЕКТРОНІКИ
КАФЕДРА КОМП'ЮТЕРНОЇ ІНЖЕНЕРІЇ

До захисту допускається
Завідувач кафедри
_____ Скарга-Бандурова І.С.
« ____ » _____ 20__ р.

ДИПЛОМНИЙ ПРОЕКТ (РОБОТА) БАКАЛАВРА
ПОЯСНЮВАЛЬНА ЗАПИСКА

НА ТЕМУ:

Комплексна тема: Лабораторний стенд дисципліни ТДКС. Схемотехніка вузлів
для вбудованого самотестування

Освітньо-кваліфікаційний рівень “бакалавр”
Напрямок підготовки 123 – “комп’ютерна інженерія”

Керівник проекту:

(підпис)

Ю. Г. Міщенко

(ініціали, прізвище)

Консультант з охорони праці:

(підпис)

Я. О. Критська

(ініціали, прізвище)

Студент:

(підпис)

М. С. Руденко

(ініціали, прізвище)

Група:

КІ-14аД

Севєродонецьк 2018

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
СХІДНОУКРАЇНСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ
ІМЕНІ ВОЛОДИМИРА ДАЛЯ

Факультет Інформаційних технологій та електроніки
Кафедра Комп'ютерних наук та інженерії
Освітньо-кваліфікаційний рівень бакалавр
Напрямок підготовки 6.050102 Комп'ютерна інженерія
(шифр і назва)
Спеціальність _____
(шифр і назва)

ЗАТВЕРДЖУЮ:

Завідувач кафедри _____
_____ І.С. Скарга-Бандурова
« _____ » _____ 2018 р.

З А В Д А Н Н Я
НА ДИПЛОМНИЙ ПРОЕКТ (РОБОТУ) БАКАЛАВРА

Руденко Микита Сергійович
(прізвище, ім'я, по батькові)

1. Тема роботи Комплексна тема: Лабораторний стенд дисципліни ТДКС.
Схемотехніка вузлів для вбудованого самотестування

керівник проекту (роботи) Міщенко Ю.Г.
(прізвище, ім'я, по батькові, науковий ступінь, вчене звання)

затверджені наказом вищого навчального закладу від "14 " 05 2018р. № 117/48

2. Термін подання студентом роботи 15.06.2018

3. Вихідні дані до роботи матеріали переддипломної практики

4. Зміст розрахунково-пояснювальної записки (перелік питань, які потрібно розробити) Структури систем діагностування, основні відомості технічної діагностики, комп'ютерних систем, побудова електричних принципіальних схем, розробка тестової, мікропрограми, моделювання несправностей електричної принципіальної схеми. Охороона праці. Висновки.

5. Перелік графічного матеріалу (з точним зазначенням обов'язкових креслень)
Електронні плакати, електронна презентація, плакати.

6. Консультанти розділів проекту (роботи)

Розділ	Прізвище, ініціали та посада консультанта	Підпис, дата	
		завдання видав	завдання прийняв
Охорона праці	ст.викл. кафедри КНІ Критська Я.О.		

7. Дата видачі завдання 14.05.2018

Керівник

Завдання прийняв до виконання

КАЛЕНДАРНИЙ ПЛАН

№ з/п	Назва етапів дипломного проекту (роботи)	Строк виконання етапів проекту (роботи)	Примітка
1	Огляд літератури з теми ДП і постановка задачі	14.05.18-19.05.18	
2	Розробка схеми	20.05.18-25.05.18	
3	Розробка тестової мікропрограми	26.05.18-02.06.18	
4	Модельовання несправностей	03.06.18-06.06.18	
5	Розробка розділу охорона праці	07.06.18-09.06.18	
6	Оформлення електронних плакатів	10.06.18-12.06.18	
7	Оформлення пояснювальної записки	13.06.18-15.06.18	

Здобувач вищої освіти

Керівник

Руденко М.С.

Міщенко Ю.Г.

РЕФЕРАТ

Пояснювальна записка до дипломного проекту (роботи) бакалавра: ___ с., ___ рис., ___ табл., ___ бібліографічних джерел посилань , ___ додатків.

Об'єкт розробки: Лабораторний стенд дисципліни ТДКС. Схемотехніка вузлів для вбудованого самотестування.

Мета роботи: Дослідження видів тестопридатного проектування та вбудованого самотестування. Побудова моделі цифрового автомату на КМОН технології, моделювання несправностей моделі електричної принципіальної схеми цифрового автомату.

В проекті виконано:

1. Розглянуто системи діагностування, методи вбудованого самотестування.
2. Описано програму Multisim.
3. Розглянуто принцип роботи та параметри МДН транзисторів.
4. Розглянуто логічні елементи на МДН-транзисторах.
5. Виконано схемотехнічну реалізацію вузлів вбудованого самотестування та проведено тести несправностей.

Отримано наступні результати: інформацію про стан і поведінку віртуальної функціональної схеми при різних типах несправностей.

Практичне значення, галузь застосування роботи: Дослідження видів тестування й впливу рівнів представлення схем на інформацію отриману з моделювання.

Ключові слова: Комп'ютерна система, вбудоване самотестування, Multisim, МДН – транзистор, VILBO

ЗМІСТ

ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ, СКОРОЧЕНЬ І ТЕРМІНІВ	7
ВСТУП.....	8
1 СТРУКТУРИ СИСТЕМ ДІАГНОСТУВАННЯ. ОСНОВНІ ВІДОМОСТІ ТЕХНІЧНОЇ ДІАГНОСТИКИ	9
1.3 Генерація тестів в системах вбудованого самотестування	12
1.4 Аналіз результатів. Методи стискання	17
1.5 Метод самотестування за допомогою елемента VILBO	19
2 ПРОГРАМА СХЕМОТЕХНІЧНОГО МОДЕЛЮВАННЯ MULTISIM	21
Висновок до розділу «Програма схемотехнічного моделювання Multisim»	23
3 ПРИНЦИП РОБОТИ ТА ПАРАМЕТРИ МДН-ТРАНЗИСТОРІВ	24
3.1 Польові транзистори	24
3.2 МДН-транзистор з індукованим каналом	24
3.3 Робота МДН-транзистора з індукованим каналом N-типу	24
3.4 Вольт-амперні характеристики МДН-транзистора з індукованим каналом	25
3.5 Переваги і недоліки польових транзисторів перед біполярними.	26
3.6 Логічні елементи на МДН-транзисторах	28
Висновок до розділу Принцип роботи та параметри МДН- транзисторів	29
4 СХЕМОТЕХНІЧНЕ МОДЕЛЮВАННЯ ЦИФРОВОЇ СХЕМИ СПРОЕКТОВАНОЇ З УРАХУВАННЯМ МЕТОДУ ВСТ	30
4.1 Моделювання принципіальної схеми методом сканування шляху	36
4.1.1. Побудова перевіряючого теста для комбінаційної частини схеми та тестової мікропрограми	36
Висновок до розділу Схемотехнічна реалізація вузлів вбудованого самотестування	44
5 ОХОРОНА ПРАЦІ ТА БЕЗПЕКА В НАДЗВИЧАЙНИХ СИТУАЦІЯХ.....	45
5.1 Аналіз потенційно небезпечних і шкідливих виробничих факторів, що впливають на персонал	45
5.2 Заходи з охорони праці	47
5.3 Заходи, що забезпечують виробничу санітарію і гігієну праці	48
5.4 Рекомендації з пожежної профілактики	51
Висновки до розділу 5	53

ВИСНОВКИ	55
ПЕРЕЛІК ДЖЕРЕЛ ПОСИЛАНЬ.....	56
ДОДАТОК А.....	60
ДОДАТОК Б	64
ДОДАТОК В.....	73
ДОДАТОК Г	74

ПЕРЕЛІК УМОВНИХ ПОЗНАЧЕНЬ, СКОРОЧЕНЬ І ТЕРМІНІВ

КС - Комп'ютерна система

ТД – технічна діагностика

ОД - об'єкт діагностування

ТС – технічний стан

МДН – Метал діелектрик напівпровідник

VILBO - Built-In Logic Block Observer

КЧ – Комбінаційна частина

ТС – технічний стан

ВСТ – вбудоване самотестування

ВСТУП

Тестове діагностування цифрових електронних схем на рівні кристалу, друкованої плати або системи є дорогим процесом. Оцінки вартості тестування у відсотках від вартості повного життєвого циклу виробу змінюються від дуже низького значення (менше 10%) до дуже високого (більше 60%) в відповідності до етапу життєвого циклу та позиції того, кому треба знайти кошти для фінансування цього процесу. Традиційно етапи логічного проектування та генерації тестів діагностування розглядувалися окремо; проектування передувало етапу синтезу тестів, і розробники цифрової апаратури не притягалися до процесу генерації тестів.

Однак останнім часом на фоні зростаючої складності проектування цифрових пристроїв утворюється ситуація, коли розробник може достатньо просто спроектувати схему, яка в сучасному сенсі цього поняття фактично не є тестопридатною. Це стосується всіх рівнів проектування: від окремого кристалу до закінченої цифрової системи, що складається із багатьох друкованих плат. Розробники та діагности визнають, що якщо в результаті проектування необхідно мати тестопридатний пристрій, то вимоги контролепридатності повинні виконуватися в процесі проектування.

Використання вбудованих засобів, що реалізують процедуру тестування, - це метод, що добре себе зарекомендував та вселяє упевненість у правильність функціонування логічної схеми. Можливо, найбільш відомим підходом є використання під час процесу функціонування пристроїв різних кодів, що знаходять та виправляють помилки, та навіть самоперевіряючих кодів, наприклад кодів з контролем на парність, Хеммінга, Бергера, m із n кодів і т.д. Властивості цих кодів добре відомі та описані в багатьох підручниках.

1 СТРУКТУРИ СИСТЕМ ДІАГНОСТУВАННЯ. ОСНОВНІ ВІДОМОСТІ ТЕХНІЧНОЇ ДІАГНОСТИКИ

1.1 Основні терміни

Технічна діагностика – область знань, яка займається вивченням технічного стану об'єктів в даний момент часу [4].

Об'єкт та його технічний стан

Об'єкт або об'єкт діагностування (ОД) - виріб або його складова частина, технічний стан (ТС) якого підлягає визначенню.

В якості ОД стосовно до виробів комп'ютерних систем (КС) розглядаються:

- цифрові схеми (ІМС, НВІС, ПЛІС), типові елементи заміни (ТЕЗ), друковані плати;
- пристрої КС (комп'ютери, периферійне обладнання, мережеве обладнання);
- комп'ютерні мережі і т.д.

Технічний стан об'єкта (ТСО) - категорія, яка характеризується відповідністю або невідповідністю якості об'єкта певним технічним вимогам (ТТ), що встановлені нормативно-технічною документацією (НТД) на даний об'єкт [4].

Технічний стан буває:

- справний - несправний;
- працездатне - непрацездатний;
- правильно функціонує - неправильно функціонує.

1.2 Методи вбудованого самотестування

Організація вбудованого самотестування

Природнім розвитком структурних методів стали методи вбудованого самотестування (ВСТ) (BIST-Built-In Self Test) [7].

Термін ВСТ може бути визначеном, як здатність виробу (кристалу, багатокристалльної зборки або системи) діагностувати свій власний стан, причому генерація вхідних впливів і оцінка вихідних відгуків виконується самим пристроєм і не потребує наявності зовнішньої апаратури.

Використання засобів ВСТ дозволяє спростити рішення багатьох задач самотестування.

Переваги:

- Не потребується генерація тестів та моделювання несправностей;
- Тестування виконується на реальних частотах роботи перевіряемого пристрою;
- Значно зменшується потреба в зовнішньому випробувальному обладнанні;
- Знижується час тестування завдяки можливості паралельної перевірки окремих частин пристрою;
- Спрощується перевірка на всіх структурних рівнях, від кристалу до системи.

Недолік – значні додаткові витрати (до 30%).

Перевірка схеми за допомогою ВСТ

В загальному випадку тестова структура, яку вбудовують у пристрій, містить генератор тестів та аналізатор вихідної послідовності. Для спрощення генератора тестової послідовності використовують способи генерації, що характеризуються високою регулярністю, або, навпаки, випадкові тестові набори. Аналізатор здійснює стиснення вихідних послідовностей схеми, яку тестують, та порівнює з еталоном [5].




Рисунок 1.1 – Одна з можливих схем реалізації ВСТ

ГТН – генератор тестових наборів;

МХ – мультиплексор для розділу режимів нормального функціонування та тестування. Наприклад, якщо $A = 1$, підключаються виходи генератора (тестовий режим), якщо $A = 0$ – входи X та зворотні зв'язки (режим нормального функціонування);

КЧ – комбінаційна частина;

ЕП – елементи пам'яті;

$sign_p$ – сдвиговий регістр з лінійними зовнішніми зв'язками для отримання сигнатури;

$sign_э$ – регістр для еталонної сигнатури;

S – вхід установки ГТН;

C – вхід тестового тактового імпульсу;

A – вхід керування режимом роботи;

CLK – вхід системного тактового імпульсу;

C1 – вхід синхронізації сигнатурного аналізатора;

SDI – вхід сканування;

SDO – вихід сканування;

OUT – вихідний сигнал «справно-несправно».

При $A = 0$ схема (рис. 5.1,а) працює в режимі нормального функціонування. Мультиплексор комутує входи КЧ зі сповіщальними сигналами X та виходами ЕП.

При $A = 1$ схема (рис. 5.1,б) працює в режимі тестування. Мультиплексор комутує входи КЧ з виходами генератора ГТН. ГТН генерує тестовий вектор. Відклик на нього з виходів КЧ записується в ЕП, а потім здвигається через вихід SDO на сигнатурний аналізатор. $Sign_p$ стискає відклик. Після стискання відклику на останній тестовий вектор в $sign_p$ отримується реальна сигнатура, яка порівнюється компаратором з еталонною $sign_e$. Про результат порівняння свідчить вихід OUT.

1.3 Генерація тестів в системах вбудованого самотестування

Найчастіше при ВСТ застосовуються псевдовипадкові та вичерпні тести.

Псевдовипадковий тест

Псевдовипадкова послідовність може бути легко отримана за допомогою простої схеми, що називається зсувним регістром з лінійними зворотними зв'язками ЗРЛЗЗ. Його називають генератором псевдовипадкової послідовності (ГПВП) [5].

При аналізі ЗРЛЗЗ всі операції виконуються за модулем 2. Операції складання та вирахування два ідентичні.

Таблиця істинності цих операції надана на рис. 1.2. Звідси слідує, що $X+X=-X-X=X-X=0$.

Існує два типа ЗРЛЗЗ:

- з зовнішніми елементами XOR;
- з внутрішніми елементами XOR.

+, -	0	1
0	0	1
1	1	0

Рисунок 1.2 – Таблиця істинності




Рисунок 1.3 - ЗРЛЗЗ першого типу з зовнішніми елементами XOR

ЗРЛЗЗ описується характеристичним поліномом $P(X)$ або зворотнім характеристичним поліномом $P^*(X)$.

Для ЗРЛЗЗ першого типу:

$$P(X)=1+C_1X+C_2X^2+\dots+C_{N-1}X^{N-1}+X^N;$$

$$P^*(X)=X^N+C_1X^{N-1}+C_2X^{N-2}+\dots+C_{N-1}X+1,$$

Де C_i – бінарна константа.

$C_i = 1$ означає наявність зв'язку,

$C_i = 0$ означає відсутність XOR, замість нього – пряме з'єднання.




Рисунок 1.4 – ЗРЛЗЗ другого типу з внутрішніми елементами XOR

Для ЗРЛЗЗ другого типу:

$$P(X) = X^N + C_{N-1}X^{N-1} + C_{N-2}X^{N-2} + \dots + C_1X + 1;$$

$$P^*(X) = 1 + C_{N-1}X + C_{N-2}X^2 + \dots + C_1X^{N-1} + X^N.$$

$P(X)$ та $P^*(X)$ визначаються зворотними зв'язками.

Примітивним називається характеристичний поліном, що описує ЗРЛЗЗ, що генерує послідовність максимальної довжини, тобто $2^n - 1$ наборів. Існують таблиці таких поліномів. У таблиці 1.1 наведено залежність кількості примітивних поліномів від розрядності ЗРЛЗЗ - $\lambda(n)$.

Таблиця 1.1

n	$\lambda(n)$
1	1
2	1
4	2
8	16
16	2048

32	67108864
----	----------

Приклад генератора з максимальним періодом наведено на рисунку 1.5.




Рисунок 1.5 – Генератор з максимальним періодом

Елементи пам'яті – двоступеневі D-тригери, синхронізовані переднім фронтом;

S – вхід установки тригерів ЗРЛЗЗ;

CLK – вхід синхронізації.

Головною проблемою при використанні псевдовипадкових тестів є визначення довжини тестової послідовності, що забезпечує отримання прийняттого значення повноти виявлення несправностей.

Оцінити повноту шляхом моделювання несправностей для псевдовипадкового тесту неможливо через його великий розмір. Застосовуються спеціальні методи аналізу тестопридатності. За їх допомогою можуть бути виявлені ділянки схеми, несправності котрих важко знаходяться псевдовипадковим тестом. Такі ділянки можуть бути модифіковані або для них можуть бути отримані детерміновані тестові набори.

Для зберігання детермінованих наборів використовуються ПЗП.

Успішно тестуються псевдовипадковим тестом тільки комбінаційні схеми.

Вичерпний тест

Тестування з використанням всіх можливих комбінацій називається вичерпним тестуванням.

Вичерпний тест може бути отриманий за допомогою лічильника ЗРЛЗЗ.

При використанні ЗРЛЗЗ максимального періоду генеруються всі вектори, окрім вектора, що містить «всі нулі». В стані «всі нулі» ЗРЛЗЗ може бути приведений через спеціальний установчий вхід або послідовно через зовнішній вхід здвигу [21].

Існують ЗРЛЗЗ, що генерують всі 2^n наборів, включаючи і нульовий.

Реально вичерпні тести використовуються для тестування комбінаційних схем, що мають не більше 20 входів. Таке обмеження пояснюється великим часом тестування. Зменшити час можна шляхом подачі вичерпних наборів не на входи всієї схеми, а на входи виділених підсхем. Такий підхід називається псевдо вичерпним тестуванням. Він використовується для багатовходових схем, в яких жоден із виходів не залежить від всіх входів.

1.4 Аналіз результатів. Методи стискання

Методи стискання характеризуються складністю реалізації та вірогідністю втрати інформації про несправність за рахунок стискання.

Використовується дві структури для стискання - лічильник та ЗРЛЗЗ.

Більш популярним є ЗРЛЗЗ, що зветься в такому використанні сигнатурним аналізатором (СА).

Існують дві структури СА:

- послідовний або одно входний СА;
- паралельний або багатовходовий СА.

СА, що описується примітивним поліномом, має вірогідність втрати інформації, що дорівнює 2^{-n} , де n – довжина СА, у випадку, якщо $k > n$, де k – довжина послідовності, що стискається (якщо $k \leq n$ вірогідність втрати інформації дорівнює нулю).

ЗРЛЗЗ в якості сигнатурного аналізатора

Сигнатурний аналізатор – метод стискання, що заснований на концепції співставлення циклічної надмірності. У найпростішому вигляді СА являє собою одноходовий ЗРЛЗЗ. Сигнатура – це вміст регістру після стискання всіх бітів вхідної послідовності. Рисунок 4.3.1 ілюструє цю концепцію на прикладі другого типу ЗРЛЗЗ (з внутрішніми елементами XOR) [23].




Рисунок 1.6 – Сигнатура другого типу ЗРЛЗЗ

Для ЗРЛЗЗ з внутрішніми елементами XOR:

$$P(X) = X^N + C_{N-1}X^{N-1} + C_{N-2}X^{N-2} + \dots + C_1X + 1;$$

$$P^*(X) = 1 + C_{N-1}X + C_{N-2}X^2 + \dots + C_1X^{N-1} + X^N,$$

Де C_i – бінарна константа.

$C_i = 1$ означає наявність зв'язку,

$C_i = 0$ означає відсутність XOR, замість нього – пряме з'єднання.

Для ЗРЛЗЗ $P(X)$ та $P^*(X)$ визначаються зворотними зв'язками.

$G(X)$ – вхідна послідовність (утворюючий поліном);

$Q(X)$ – вихідна послідовність (частка від ділення $G(X)/P^*(X)$);

$R(X)$ – вміст тригерів (залишок від ділення $G(X)/P^*(X)$).

$$G(X)/P^*(X) = Q(X) \oplus R(X) \text{ або } G(X) = Q(X)P^*(X) \oplus R(X).$$

На рисунку 1.8 наведено приклад такого аналізатора.




Рисунок 1.8 – Схема сигнатурного аналізатора

1.5 Метод самотествування за допомогою елемента ВІЛВО

В основі метода лежить використання універсального елемента ВІЛВО (Built-In Logic Block Observer). ВІЛВО здатен виконувати декілька різних функцій відповідно до значень сигналів на двох входах, що керують режимами роботи – C_1 , C_2 .

Загальна схема 4-розрядної структури ВІЛВО наведена на рисунку 4.9. Це багаторежимний зсувний регістр з додатковими можливостями використання лінійних зворотних зв'язків [19].




Рисунок 1.8 – Загальна схема 4-розрядної структури ВІЛВО

1. Режим початкової установки.
 $C_1=0$, $C_2=1$. Всі тригери встановлюються у стан 0.
2. Режим нормального функціонування.
 $C_1=1$, $C_2=1$. Всі тригери незалежні і для кожного з них окремо інформація вводиться за входами Z та зчитується з виходів ZQ .
3. Режим сканування даних.
 $C_1=0$, $C_2=0$. Дані скануються (зсуваються) з інверсією від входу сканування SDI до виходу сканування ZQ_4 .

4. Режим сигнатурного зсуву.

$C_1=1$, $C_2=0$. Елемент ВІЛВО може використовуватися як генератор псевдовипадкової послідовності (ГПВП), або як сигнатурний аналізатор.

А) ГПВП: початкові стани тригерів ZQ_1, ZQ_2, ZQ_3, ZQ_4 – не дорівнюють 0101, на входи Z_1, Z_2, Z_3, Z_4 подано нулі. Буде генеруватися 15 псевдовипадкових наборів.

При початковому стані (0000) генеруються набори:

0000, 1111, 1000, 1011, 1010, 0010, 0110, 0100, 1101, 0001, 0111, 1100, 1001, 0011, 1110.

Б) Послідовний СА: $Z_2=Z_3=Z_4=0$, послідовність подається на вхід Z_1 .

В) Паралельний СА: дані, що стискаються потрапляють на всі входи Z .

Структура схеми ВСТ з використанням елементу ВІЛВО представлена на рисунках 1.9,а - 1.9,д [27]. Всі регістри схеми замінюються елементами ВІЛВО для тестування розташованих між ними комбінаційних схем (КС). Самі елементи ВІЛВО об'єднані в один зсувний регістр-шлях сканування [25].



Рисунок 1.9,а - Всі регістри замінюються на елементи ВІЛВО




Рисунок 1.9,б – Паралельно тестуються КС1 та КС3, при цьому ВІЛВО1 та ВІЛВО3 генерують псевдовипадкові тестові вектори, а ВІЛВО2 та ВІЛВО4 стискають відгуки на них




Рисунок 1.9,в – BILBO1, BILBO2, BILBO3 – в режимі скануємого шляху; BILBO4 – в режимі послідовного сигнатурного здвигу.

Сигнатура перевірки KC1 із BILBO2 зсувається через BILBO3 на BILBO4, де і стискається (послідовно).




Рисунок 1.9,г – Тестуються KC2, при цьому BILBO2 генерує псевдовипадкові набори, а BILBO3 стискає відгук на них




Рисунок 1.9,д – BILBO1, BILBO2, BILBO3 – в режимі скануємого шляху; BILBO4 – в режимі послідовного сигнатурного зсуву.

Сигнатура перевірки KC2 зсувається з BILBO3 на BILBO4, де і стискається. В результаті BILBO4 містить сигнатуру перевірки всієї схеми.

Апаратна надмірність даного метода доходить до 30%, через що метод не отримав широкого застосування.

2 ПРОГРАМА СХЕМОТЕХНІЧНОГО МОДЕЛЮВАННЯ MULTISIM

Multisim – це єдиний у світі емулятор схем, який дозволяє створювати кращі продукти за мінімальний час. Він включає в себе версію Multicap, що робить його універсальним засобом для програмного опису та негайного наступного тестування схем [9].

Можна використовувати Multisim 10.0 для інтерактивного створення принципів електричних схем і моделювання їх режимів роботи. «Multisim 10.0 складає основу платформи для вивчення електротехніки компанії National Instruments, що включає в себе прототип робочої станції NI ELVIS та NI LabVIEW. Він дає можливість студентам отримати всебічний практичний досвід протягом всього циклу проектування електронного обладнання», - заявив Рей Алмгрен, віце-президент компанії National Instruments з академічних зв'язків. «За допомогою цієї платформи студенти можуть з легкістю перейти від теорії до практики, створюючи дослідні зразки та поглиблюючи свої знання в основах проектування схем», - відмітив він.

База даних компонентів включає більше 1200 SPICE-моделей елементів від ведучих виробників, таких як Analog Devices, Linear [9].

Technology й Texas Instruments, а також більше 100 нових моделей імпульсних джерел живлення. Окрім цього, в новій версії програмного забезпечення з'явився помічник Convergence Assistant, який автоматично корегує параметри SPICE, виправляючи помилки моделювання. Додано підтримку моделей МОП-транзисторів стандарту BSIM4, а також розширено можливості відображення й аналізу даних, включаючи новий пробник для значень току й оновлені статичні пробники для диференціальних вимірювань.

В Multisim є бази даних трьох рівнів:

- 1) Із Головної бази даних (Master Database) можна тільки зчитувати інформацію, в ній знаходяться всі компоненти;
- 2) База даних користувача (User Database) відповідає поточному користувачу комп'ютеру. Вона призначена для збереження компонентів, які небажано надавати в загальний доступ;

3) Корпоративна база даних (Corporate Database). Призначена для тих компонентів, що повинні бути доступними іншим користувачам по мережі.

Засоби керування базами даних дозволяють переміщувати компоненти, об'єднувати дві бази в одну та редагувати їх. Всі бази даних розділяються на групи, а вони, в свою чергу, на сімейства. Коли користувач вибирає компонент і розміщує його в схему, створюється нова копія. Всі зміни з нею ніяк не зачіпають інформацію, яка міститься в базі даних.

Висновок до розділу «Програма схемотехнічного моделювання Multisim»

Мною було обрано даний програмний продукт завдяки його функціональним можливостям, зручному інтерфейсу.

3 ПРИНЦИП РОБОТИ ТА ПАРАМЕТРИ МДН-ТРАНЗИСТОРІВ

3.1 Польові транзистори

Польовий транзистор з ізольованим затвором – це польовий транзистор, затвор якого електрично ізольований від проводячого каналу напівпровідника шаром діелектрика. Завдяки цьому, у транзистора дуже високий вхідний опір (у деяких моделей він досягає 10^{17} Ом).

3.2 МДН-транзистор з індукованим каналом

На основі (підкладці) напівпровідника з електропровідністю Р-типу (для транзистора з N-каналом) створені дві зони з підвищеною електропровідністю N⁺-типу. Все це покривається тонким шаром діелектрика, зазвичай діоксиду кремнію SiO₂. Крізь діелектричний шар проходять металеві виводи від областей N⁺-типу, що називаються стоком та витіком. Над діелектриком знаходиться металевий шар затвору. Іноді від підкладки також йде вивід, який закорочують з витіком [17].

3.3 Робота МДН-транзистора з індукованим каналом N-типу

Підключмо напругу будь-якої полярності між стоком та витіком. В такому випадку електричний струм не піде, оскільки між зонами N знаходиться область Р, що не пропускає електрони. Далі, якщо подати на затвор позитивну напругу відносно істоку U, виникає електричне поле. Воно

буде виштовхувати позитивні іони (дірки) із зони Р вбік підкладки. В результаті під затвором концентрація дірок почне зменшуватися, і їх місце займуть електрони, які притягуються позитивною напругою на затворі.

Коли U досягне свого порогового значення, концентрація електронів в області затвору буде перевищувати концентрацію дірок. Між стоком та витіком сформується тонкий канал з електропровідністю N-типу, по якому піде струм I . Чим вища напруга на затворі транзистора U , тим ширше канал і вища сила току. Такий режим роботи польового транзистора називається режимом збагачення.

3.4 Вольт-амперні характеристики МДН-транзистора з індукованим каналом

ВАХ польового транзистора з ізолюваним затвором схожі на ВАХ польового транзистора з керуємим PN-переходом. Як видно на графіку а), спочатку ток I зростає прямопропорційно росту напруги U . Цю ділянку називають омична область (діє закон Ома), або областю насичення (канал транзистора насичується носіями заряду). Потім, коли канал розширюється майже до максимуму, струм I практично не зростає. Цю ділянку називають активною областю.

Коли U перевищує визначене порогове значення (напругу пробоя PN-переходу), структура напівпровідника руйнується, і транзистор перетворюється в звичайний провідник. Цей процес не відновлюємий, і прилад становиться непридатним.




Рисунок 3.3 – ВАХ МДН-транзистора; 2.5,а – Стокові (вихідні) характеристики МДН-транзистора з індукованим каналом; 2.5,б – Стокозатворна характеристика МДН-транзистора з індукованим каналом

3.5 Переваги і недоліки польових транзисторів перед біполярними.

Польові транзистори практично витіснили біполярні в ряді застосувань. Найширше поширення вони отримали в інтегральних схемах в якості ключів (електронних перемикачів).

Головні переваги польових транзисторів:

1. Завдяки дуже високому вхідному опору, ланцюг польових транзисторів витрачає вкрай мало енергії, так як практично не споживає вхідного струму.
2. Посилення по струму у польових транзисторів набагато вище, ніж у біполярних.
3. Значно вище стійкість і надійність роботи, оскільки через відсутність струму через затвор транзистора, керуюча ланцюг з боку затвора ізольована від вихідного ланцюга з боку стоку і витоку.

4. У польових транзисторів на порядок вище швидкість переходу між станами провідності і непровідності струму. Тому вони можуть працювати на більш високих частотах, ніж біполярні.

Головні недоліки польових транзисторів:

- Структура польових транзисторів починає руйнуватися при меншій температурі (150°C), ніж структура біполярних транзисторів (200°C).
- Не дивлячись на те, що польові транзистори споживають набагато менше енергії, в порівнянні з біполярними транзисторами, при роботі на високих частотах ситуація кардинально змінюється. На частотах вище, приблизно, ніж 1.5 GHz, споживання енергії у МДН-транзисторів починає зростати по експоненті. Тому швидкість процесорів перестала так стрімко зростати, і їх виробники перейшли на стратегію «багатоядерності».
- При виготовленні потужних МДН-транзисторів, в їх структурі виникає «паразитний» біполярний транзистор. Для того, щоб нейтралізувати його вплив, підкладку закорачивається з виток. Це еквівалентно Закорочування бази і емітера паразитного транзистора. В результаті напруга між базою і емітером біполярного транзистора ніколи не досягне необхідного, щоб він відкрився (близько 0.6В необхідно, щоб PN-перехід всередині приладу почав проводити).

Однак, при швидкому стрибку напруги між стоком і виток польового транзистора, паразитний транзистор може випадково відкритися, в результаті чого, вся схема може вийти з ладу.

Найважливішим недоліком польових транзисторів є їх чутливість до статичної електрики. Оскільки ізоляційний шар діелектрика на затворі надзвичайно тонкий, іноді навіть відносно невисокого напруги буває досить, щоб його зруйнувати. А розряди статичної електрики, присутнього практично в кожному середовищі, можуть досягати кілька тисяч вольт.

Тому зовнішні корпусу польових транзисторів намагаються створювати таким чином, аби максимально зменшити можливість виникнення небажаної

напруги між електродами приладу. Одним з таких методів є закорочування витоку з підкладкою і їх заземлення. Також в деяких моделях використовують спеціально вбудований діод між стоком і витоком. При роботі з інтегральними схемами (чипами), що складаються переважно з польових транзисторів, бажано використовувати заземлення антистатичні браслети. При транспортуванні інтегральних схем використовують вакуумні антистатичні упаковки.

3.6 Логічні елементи на МДН-транзисторах

Мультиплексор (Додаток А.4) – пристрій, який має декілька сигнальних входів, один або більше керуючих входів та один вихід. Мультиплексор дозволяє передавати сигнал з одного з входів на вихід, при цьому вибір бажаного входу виконується подачею відповідних комбінацій управляючих сигналів [7].

Мультиплéксори відносяться до пристроїв комутування цифрової інформації. Вони здійснюють комутацію одного з декількох інформаційних входів x_i до одного виходу y . Мультиплексори мають декілька інформаційних входів, адресні входи, вхід дозволу мультиплексування (стробуючий вхід) та один вихід.

Кожному з інформаційних входів мультиплексора відповідає номер, який називається адресою, двійкове число якого подається до адресних входів.

D-тригер (Додаток А5) – тригер с одним інформаційним входом, працюючий так, що сигнал на виході після переключення дорівнює сигналу на вході D до переключення. Основне призначення D-тригерів – затримка сигналу поданого на вхід D [7].

Висновок до розділу Принцип роботи та параметри МДН-транзисторів

Було розглянуто польові транзистори з індукованим каналом, їх принцип роботи. Оглянуто основні елементи на МДН-транзисторах та характеристики даних транзисторів.

4 СХЕМОТЕХНІЧНЕ МОДЕЛЮВАННЯ ЦИФРОВОЇ СХЕМИ СПРОЕКТОВАНОЇ З УРАХУВАННЯМ МЕТОДУ ВСТ

В якості початкових даних треба використовувати спроектований керуючий автомат. В якості елементів пам'яті автомату використовувати регістр ВІЛВО, схема електрична принципійна якого забражена на рисунку 4.1.




Рисунок 4.1 – Схема електрична принципіальна регістра ВІЛВО

Елемент BILBO представляє собою тінювий регістр, який використовується при проєтуванні тестопридатних пристроїв та має наступні характеристики: чотири D-тригера, що синхронізуються переднім фронтом, входи керування C1 та C2, входи паралельного занесення Z_1-Z_4 , вхід послідовного занесення SDI, вхід синхронізації CLK (по передньому фронту) [22].

Регістр BILBO може працювати в чотирьох режимах:

1. Режим початкового встановлення. $C1=0$, $C2=1$. Всі тригери встановлюються в стані 0.

Режим нормального функціонування. $C1=1$, $C2=1$. Всі тригери незалежні і для кожного з них окремо інформація вводиться за входами Z та зчитується з виходів ZQ.

1. Режим сканування даних.

$C_1=0$, $C_2=0$. Дані скануються (зсуваються) з інверсією від входу сканування SDI до виходу сканування ZQ₄.

2. Режим сигнатурного зсуву.

$C_1=1$, $C_2=0$. Елемент BILBO може використовуватися як генератор псевдовипадкової послідовності (ГПВП), або як сигнатурний аналізатор.

А) ГПВП: початкові стани тригерів ZQ₁, ZQ₂, ZQ₃, ZQ₄ – не дорівнюють 0101, на входи Z_1, Z_2, Z_3, Z_4 подано нулі. Буде генеруватися 15 псевдовипадкових наборів.

При початковому стані (0000) генеруються набори:

0000, 1111, 1000, 1011, 1010, 0010, 0110, 0100, 1101, 0001, 0111, 1100, 1001, 0011, 1110.

Б) Послідовний СА: $Z_2=Z_3=Z_4=0$, послідовність подається на вхід Z₁.

В) Паралельний СА: дані, що стискаються потрапляють на всі входи Z.

Побудова проекту схеми з засобами вбудованного самотестування




Рисунок 4.2 – Реалізація тестопригодного автомата методом ВСТ

ГПВП – генератор псевдовипадкової послідовності (схема електрична принципійна якого зображена на рисунку 4.3).




Рисунок 4.3 – Схема електрична функціональна ГПВП

EN – вхід дозволена генерації,

S – вхід установки тригерів ГПВП в єдиничний стан,

CLK – синхронізація ГПВП (по задньому фронту),

При початковому стані (1111) ГПВП генерують послідовність:

1111, 0111, 0011, 0001, 1000, 0100, 0010, 1001, 1100, 0110, 1011, 0101, 1010, 1101, 1110.

MX – 4-х канальний мультиплексор «з 2 в 1» з адресним входом А, необхідним для розділення режимів нормального функціонування (A=0) і тестування (A=1).

В режимі тестування сигнали з виходів ГПВП проходять через MX на входи комбінаційної частини (КЧ) схеми. Реакції КЧ на псевдовипадкові набори стискаються регістром ВІЛВО (режим паралельного СА). Результируюча сигнатура, що отримується після стискання останньої реакції, виводяться послідовно на єдиний первинний вихід SDO. В режимі нормального функціонування елемент ВІЛВО виконує функцію елемент пам'яті, а MX з'єднує входи КС з сповіщувальними сигналами x1, x2 та виходами елементів пам'яті Q1, Q2.

C1, C2 – входи керування режимами ВІЛВО;

CLK – синхронізації системи (по передньому фронту);

SDI – вхід сканування даних;

x1, x2 – сповіщувальні сигнали.

Практична частина завдання

Побудувати тестопридатну схему автомату Мура, описаного ГСА, методом ВСТ. Отримати тестову програму. При побудові комбінаційної частини (КЧ) схеми використати елементну базу I, АБО, НЕ. Для зменшення розмірності задачі отриманої тестової мікропрограми використовувати в автоматі синхронні D-тригери, реалізацію функцій збудження тригерів виконати без преддешифрації, функції виходів опустити.

В першому приближенні автомат повинен мати два інформаційних входи – x1, x2, вхід синхронізації – С, вхід початкового встановлення – R,

виходи керування – Y та дві внутрішні лінії зворотнього зв'язку Q_1 та Q_2 . Для спрощення завдання згідно з початковими вимогами формування керуючих сигналів розглядатися не буде. Тип керуючого блоку – автомат Мура з пам'ятю на D-тригерах.




Рисунок 4.4 – Структурна схема керуючого автомату

Побудована тестопридатна схема автомата Мура, описаного ГСА, методом ВСТ. Треба отримати тестову програму. При побудові комбінаційної частини (КЧ) схеми використовувалась елементна база I, АБО, НЕ. Для зменшення розмірності задачі отримання тестової мікропрограми в автоматі використовувалися синхронні D-тригери, реалізація функцій збудження тригерів виконана без переддешифрації, функції виходів опущено.




Рисунок 4.5 – Схема електрична функціональна, яка буде підлягати тестуванню

Таблиця 4.1 – Пряма структурна таблиця переходів

№	t			$t+1$			$X(a_m, a_s)$		$F(a_m, a_s)$	
	a_m	$k(a_m)$		a_s	$k(a_s)$		x_1	x_2	D_1	D_2
		Q_1^t	Q_2^t		Q_1^{t+1}	Q_2^{t+1}				
1	a_0	0	0	a_1	0	1	1	X	0	1
2				a_2	1	0	0	0	1	0
3				a_3	1	1	0	1	1	1
4	a_1	0	1	a_2	1	0	X	0	1	0
5				a_3	1	1	X	1	1	1
6	a_2	1	0	a_0	0	0	X	X	0	0
7	a_3	1	1	a_0	0	0	X	X	0	0


$Q_1^t \backslash Q_2^t$		D_1				$x_1 \ x_2 \ Q_1 \ Q_2 \ D_1$					$Q_1^t \backslash Q_2^t$		D_2				$x_1 \ x_2 \ Q_1 \ Q_2 \ D_2$				
		00	01	11	10								00	01	11	10					
00	01	1	1	0	0	X	X	0	1	1	0	1	1	1	1	X	0	0	1		
01	11	1	1	1	1	0	X	0	X	1	1	0	X	1	X	1	0	X	1		
11	10	0	0	0	0	X	X	1	X	0	0	X	X	1	X	0	X	X	0		
10		0	0	0	0	1	X	X	0	0	0	0	0	0	0	0	0	X	1	0	

Аналітичні вирази для функцій збудження тригерів, отримані із структурної таблиці переходів та карт Карно, мають вигляд:

$$D_1 = \bar{Q}_1 \cdot Q_2 \vee \bar{Q}_1 \cdot \bar{x}_1;$$

$$D_2 = \bar{Q}_1 \cdot \bar{Q}_2 \cdot x_1 \vee \bar{Q}_1 \cdot x_2.$$

Реалізація керуючого автомата без переддешифрації комбінаційної частини схеми зображена на рис. 4.6.



КЧ – комбинационная часть схемы

Рисунок 4.6 – Схема електрична функціональна керуючого автомата

4.1 Моделювання принципальної схеми методом сканування шляху

4.1.1. Побудова перевіряючого теста для комбінаційної частини схеми та тестової мікропрограми

Необхідно побудувати максимально повний мінімальний тест, щоб перевірити ОКН комбінаційної частини схеми, що реалізує функції збудження тригерів. Комбінаційна частина схеми буде мати первинні входи X та Q (x_1, x_2, Q_1, Q_2).

Побудова мінімального теста здійснюється одним із трьох способів:

1. D-алгоритмом;
2. K-алгоритмом;
3. За таблицею несправностей.

Після того, як було отримано кубічні покриття S^0 і S^1 для КЧ схеми, що реалізує функції збудження тригерів D_1 та D_2 , переходимо до їх D-покриттів. Після виконання переходу від D-векторів до двоїчних наборів, формуємо загальний для КЧ схеми мінімальний діагностичний тест $T = T1 \cup T2$.

D-покриття та двійкові набори для логічної функції D_1

x_1	x_2	Q_1	Q_2	D_1
X	X	D	1	\overline{D}
1	X	0	D	D
0	X	D	X	\overline{D}
D	X	0	0	\overline{D}

x_1	x_2	Q_1	Q_2	D_1			
X	X	0	1	1	1001	t_9	1X011
X	X	1	1	0	0011	t_3	0X110
1	X	0	0	0	1000	t_8	1X000
1	X	0	1	1	1001	t_9	1X011
0	X	0	X	1	0000	t_0	0X001
0	X	1	X	0	0011	t_3	0X110
0	X	0	0	1	0000	t_0	0X001
1	X	0	0	0	1000	t_8	1X000

D-покриття та двійкові набори для логічної функції D_2

x_1	x_2	Q_1	Q_2	D_1
1	X	D	0	\overline{D}
D	0	0	0	D
1	0	0	D	\overline{D}
X	1	D	X	\overline{D}
0	D	0	X	D
X	D	0	1	D

x_1	x_2	Q_1	Q_2	D_1			
1	X	0	0	1	1000	t_8	10001
1	X	1	0	0	1110	t_{14}	11100
0	0	0	0	0	0000	t_0	00000
1	0	0	0	1	1000	t_8	10001
1	0	0	0	1	1000	t_8	10001
1	0	0	1	0	1001	t_9	10010
X	1	0	X	1	0101	t_5	01011
X	1	1	X	0	1110	t_{14}	11100
0	0	0	X	0	0000	t_5	00000
0	1	0	X	1	0101	t_5	01011
X	0	0	1	0	1001	t_9	10010
X	1	0	1	1	0101	t_5	01011

Для функції збудження тригера D_1 отримуємо мінімальний тест $T_1 = \{t_0, t_3, t_8, t_9\}$.

Для функції збудження тригера D_2 отримуємо мінімальний тест $T_2 = \{t_0, t_5, t_8, t_9, t_{14}\}$.

Таблица 4.2 - Тестова мікропрограма.

Комментарии к режимам		Тестовые микрокоманды						Выходы триггеров	
		<i>R</i>	<i>C</i>	<i>V</i>	<i>X_S</i>	<i>x₁</i>	<i>x₂</i>	<i>Q₁</i>	<i>Q₂</i>
Начальная установка триггеров	120/130	1	<i>E</i>	<i>x</i>	<i>x</i>	<i>x</i>	<i>x</i>	0	0
<i>SP</i> Тест <i>A</i> (бегущая 1)	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	0	1
	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	1	0
	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	0	0
<i>SP</i> Тест <i>A</i> (бегущий 0)	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	0	1
	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	1	1
	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	1	0
	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	0	1
	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	1	1
<i>SP</i> Тест <i>B</i> (бегущие пары 001100)	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	1	0
	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	0	0
	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	0	1
	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	1	1
	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	1	0
	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	0	0
<i>SP</i> Сдвиг последних битов теста <i>B</i> и запись части <i>Q</i> (<i>Q₁Q₂</i> =00) тестового вектора 1	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	0	0
	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	0	0
<i>F</i> Подача вектора 1 (<i>x₁x₂Q₁Q₂</i> =0000) на входы <i>KC</i>	00/10	0	<i>E</i>	0	<i>x</i>	0	0	1	0
<i>SP</i> Сдвиг отклика на вектор 1 (<i>Q₁Q₂</i>) и запись части <i>Q</i> (<i>Q₁Q₂</i> =11) тестового вектора 2	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	0	1
	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	1	1
<i>F</i> Подача вектора 2 (<i>x₁x₂Q₁Q₂</i> =0011) на входы <i>KC</i>	00/10	0	<i>E</i>	0	<i>x</i>	0	0	0	0
<i>SP</i> Сдвиг отклика на вектор 2 (<i>Q₁Q₂</i>) и запись части <i>Q</i> (<i>Q₁Q₂</i> =01) тестового вектора 3	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	0	0
	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	0	1
<i>F</i> Подача вектора 3 (<i>x₁x₂Q₁Q₂</i> =0101) на входы <i>KC</i>	01/11	0	<i>E</i>	0	<i>x</i>	0	1	1	1
<i>SP</i> Сдвиг отклика на вектор 3 (<i>Q₁Q₂</i>) и запись части <i>Q</i> (<i>Q₁Q₂</i> =00) тестового вектора 4	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	1	0
	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	0	0
<i>F</i> Подача вектора 4 (<i>x₁x₂Q₁Q₂</i> =1000) на входы <i>KC</i>	02/12	0	<i>E</i>	0	<i>x</i>	1	0	0	1
<i>SP</i> Сдвиг отклика на вектор 4 (<i>Q₁Q₂</i>) и запись части <i>Q</i> (<i>Q₁Q₂</i> =01) тестового вектора 5	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	1	0
	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	0	1
<i>F</i> Подача вектора 5 (<i>x₁x₂Q₁Q₂</i> =1001) на входы <i>KC</i>	02/12	0	<i>E</i>	0	<i>x</i>	1	0	1	0
<i>SP</i> Сдвиг отклика на вектор 5 (<i>Q₁Q₂</i>) и запись части <i>Q</i> (<i>Q₁Q₂</i> =10) тестового вектора 6	0 <i>C</i> /1 <i>C</i>	0	<i>E</i>	1	1	<i>x</i>	<i>x</i>	0	1
	08/18	0	<i>E</i>	1	0	<i>x</i>	<i>x</i>	1	0
<i>F</i> Подача вектора 6 (<i>x₁x₂Q₁Q₂</i> =1110) на входы <i>KC</i>	03/13	0	<i>E</i>	0	<i>x</i>	1	1	0	0
<i>SP</i> Сдвиг отклика на вектор 6	08/18	0	<i>E</i>	1	0	0	0	0	0
Вывод сигнатуры на индикаторы	100	0	0	<i>x</i>	<i>x</i>	<i>x</i>	<i>x</i>	.	.




Рисунок 4.7 – Еталонна сигнатура логічного аналізатора




Рисунок 4.8 – Сигнатура при внутрішній несправності у вигляді обриву 7-ї лінії зв'язку




Рисунок 4.9 – Сигнатура при поданні логічного «0» на 14 лінію зв'язку




Рисунок 4.10 – Сигнатура при поданні логічної «1» на 14 лінію зв'язку




Рисунок 4.11 – Сигнатура при двоходовому елементі «І», що вийшов із строю




Рисунок 4.12 – Сигнатура при несправності у вигляді відсутнього двоходового елемента «АБО»




Рисунок 4.13 – Сигнатура при обриві зв'язку на 5-й та 22-й лініях зв'язку




Рисунок 4.14 – Сигнатура при виході із строю двохходових елементів «АБО»




Рисунок 4.15 – Сигнатура при обриві заземлень

Результати моделювання несправностей наведено в таблиці 4.3.

Таблиця 4.3 – Результати моделювання несправностей

№ Теста	Сигнатура на виході	Вид несправності
1	1C47	Обрив зв'язку на 7 ліній зв'язку
2	7F87	Подано логічну 0 на внутрішню лінію зв'язку
3	83A1	Подано логічний 1 на внутрішню лінію зв'язку
4	230A	Вихід із строю двовходового елемента «І»
5	7F87	Видалений двовходовий елемент «АБО»
6	F4EA	Обрив зв'язку на 5 та 22 лініях зв'язку
7	6ССЬ	Вихід із строю двовходових елементів «АБО»
8	СС60	Обрив заземлень

Висновок до розділу Схемотехнічна реалізація вузлів вбудованого самотестування

Під час виконання тестів програма схемотехнічного моделювання Multisim працювала коректно, без помилок, що і дозволило провести необхідне моделювання несправностей на схемі. В цілому, програма зарекомендувала себе дуже гарно с функціональної точки зору.

5 ОХОРОНА ПРАЦІ ТА БЕЗПЕКА В НАДЗВИЧАЙНИХ СИТУАЦІЯХ

В даному розділі проведено аналіз потенційних небезпечних та шкідливих виробничих факторів, причин пожеж. Розглянуті заходи, які дозволяють забезпечити гігієну праці і виробничу санітарію. На підставі аналізу розроблені заходи з техніки безпеки та рекомендації з пожежної профілактики.

Завданням даного проекту бакалавра була розробка лабораторного стенду дисципліни ТДКС: реалізація вузлів вбудованного самотестування. Так як процес розробки виконувався у домашніх умовах, то аналіз потенційно небезпечних і шкідливих виробничих чинників виконується для приміщення, де проводились роботи над дипломним проектом

5.1 Аналіз потенційно небезпечних і шкідливих виробничих факторів, що впливають на персонал

У дипломному проекті розробляється лабораторний стенд дисципліни ТДКС. Розроблюваний проект орієнтований на роботу з персональним комп'ютером. Використовувані для вирішення завдань ПЕОМ типу ІВМ РС мають такі характеристики:

- споживана потужність 220 Вт;
- робоча напруга 220 В;
- напруга джерел живлення +12 В; - 12 В, 5 В.

На користувачів під час роботи з комп'ютерною технікою можуть діяти такі види небезпек:

- ураження електричним струмом;
- енергетична небезпека (виникає через коротке замикання: опіки, електрична дуга, викид розплавленого металу);
- небезпека загоряння; термонебезпека (дія високих температур через нагрівання конструктивних елементів);

- механічна небезпека (травми через падіння, дію рухомих частин, поріз за гострі частини конструктивних елементів);
- небезпека випромінювання (дія звукового (акустичного), високочастотного, інфрачервоного, ультрафіолетового й іонізуючого випромінювання, а також видимого світла когерентної високої інтенсивності (лазерного випромінювання));
- хімічна небезпека (контакт із деякими хімікатами, які використовують для того, щоб обслуговувати обладнання, або від вдихання їх парів).

При обслуговуванні ПЕОМ мають місце фізичні та психофізичні небезпеки, а також шкідливі виробничі фактори:

- підвищений значення напруги в електричному ланцюзі, замикання якого може відбутися через тіло людини;
- підвищений рівень статичної електрики;
- підвищений рівень електромагнітних випромінювання;
- підвищений або знижена температура повітря робочої зони;
- підвищений або знижена рухливість повітря;
- підвищений або знижена вологість повітря;
- відсутність або нестача природного світла;
- підвищений пульсація світлового потоку;
- недостатність освітлення робочого місця;
- підвищений рівень шуму на робочому місці;
- розумове перенапруження;
- емоційне навантаження;
- монотонність праці.

5.2 Заходи з охорони праці

Основним небезпечним фактором при роботі з ЕОМ є небезпека ураження людини електричним струмом, яка посилюється тим, що органи чуття людини не можуть на відстані знайти наявності електричної напруги на обладнанні.

Проходячи через тіло людини, електричний струм чинить на нього складний вплив, що є сукупністю термічної (нагрів тканин і біологічних середовищ), електролітичної (розкладання крові і плазми) і біологічної (роздратування і збудження нервових волокон та інших органів тканин організму) дій.

Тяжкість ураження людини електричним струмом залежить від цілого ряду чинників:

- значення сили струму;
- електричного опору тіла людини і тривалості протікання через нього струму;
- частоти струму;
- індивідуальних властивостей людини і навколишнього середовища.

Розроблений дипломний проект передбачає такі технічні засоби і засоби, що попереджають людини від ураження електричним струмом:

- заземлення електроустановок;
- занулення;
- захисне відключення;
- електричне поділ мереж;
- використання малої напруги;
- ізоляція частин, які проводять струм;
- огороження електроустановок.

Занулення зменшує напругу дотику і обмежує час, протягом якого людина, доторкнувшись до корпусу, може потрапити під дію напруги.

5.3 Заходи, що забезпечують виробничу санітарію і гігієну праці

Трудова діяльність людини завжди протікає в певних метеорологічних умовах, які визначаються поєднанням температури повітря, швидкості його руху і відносної вологості, тиском і тепловим випромінюванням від нагрітих поверхонь. Оскільки експлуатація проектного програмного засобу відбувається в приміщенні, то ці показники в сукупності (за винятком тиску) називаються мікрокліматом виробничого приміщення. В даний час основним нормативним документом нормалізації мікроклімату є ДСН 3.3.6.042-99 «Санитарные нормы микроклимата производственных помещений» [15] та ГОСТ 12.1.005-88 «ССБТ.Общие санитарно-гигиенические требования к воздуху рабочей зоны» [16]

Тяжкість праці характеризує сукупну дію всіх елементів, що складають умови праці, на працездатність людини, його здоров'я, життєдіяльність і відновлення робочої сили. У такому представленні поняття тяжкості праці однаково застосовне як до розумової, так і до фізичної праці. Відповідно з ГОСТ 12.1.005-88 «ССБТ.Общие санитарно-гигиенические требования к воздуху рабочей зоны» [16] тяжкість роботи персоналу, який обслуговує ЕОМ, відноситься до легкої категорії 1а (роботи, що виконуються сидячи, не вимагаючи систематичного фізичного напруження і перенесення важкостей) [16]. Оптимальні норми мікроклімату в робочій зоні, забезпечувані для робіт легкої категорії 1а приведені в таблиці 5.1

Таблиця 5.1– Оптимальні норми мікроклімату

Період року	Температура, °С	Відносна вологість, %	Швидкість руху повітря, м/с, не більш
Холодний	22 – 24	60 – 40	0,1
Теплий	23 – 25	60 – 40	0,1

У приміщенні, де знаходяться ЕОМ, повітрообмін реалізується за допомогою природної організованої вентиляції (вентиляційні шахти) і установки кондиціонера. Цей метод забезпечує приток потрібної кількості свіжого повітря, що визначається в ДБН (30 кубічних метрів на годину на одного працюючого).

Для захисту від електромагнітного випромінювання передбачаються наступні заходи:

- застосування нових плазмових моніторів;
- віддалення робочого місця не менше, ніж на 0,4 – 0,5 м, оскільки напруженість електричного поля зменшується при віддаленні від джерела поля;
- встановлення раціональних режимів роботи персоналу (обмеження часу перебування);
- раціональне розміщення в робочому приміщенні устаткування, що випромінює електромагнітну енергію.

Оскільки рівень шуму не перевищує гранично допустимих величин [17][18], які встановлені санітарними нормами, заходи для зниження шуму не проводяться.

Для зниження стомлюваності обслуговуючого персоналу в приміщеннях, де розташовані обчислювальні засоби, передбачається використовувати спокійні колірні поєднання і покриття, що не дають відблисків.

Світло є природною умовою існування людини. Воно впливає на стан вищих психічних функцій і фізіологічні процеси в організмі. Хороше

освітлення діє тонізуюче, створює гарний настрій, покращує протікання основних процесів вищої нервової діяльності.

Збільшення освітленості сприяє поліпшенню працездатності навіть в тих випадках, коли процес праці практично не залежить від зорового сприйняття. При поганому освітленні людина швидко втомлюється, працює менш продуктивно, виникає потенційна небезпека помилкових дій і нещасних випадків.

У проєкті, що розробляється, передбачається використовувати суміщене освітлення. У світлий час доби використовуватиметься природне освітлення приміщення через віконні отвори, в решту часу використовуватиметься штучне освітлення. Штучне освітлення створюється газорозрядними лампами.

Розрахунок штучного освітлення виробляється по коефіцієнтах використання світлового потоку, яким визначається потік, необхідний для створення заданої освітленості при загальному рівномірному освітленні. Розрахунок кількості світильників N виробляється по формулі (4.1):

$$N = \frac{E \cdot l \cdot m \cdot Z \cdot K}{F \cdot U \cdot M}, \quad (4.1)$$

де E – нормована освітленість – 200 лк;

l – довжина кімнати – 5 м;

m – ширина кімнати – 3 м;

Z – поправочний коефіцієнт світильника (для стандартних світильників $Z = 1.1 - 1.3$) приймаємо рівним 1,2;

K – коефіцієнт запасу, що враховує зниження освітленості в процесі експлуатації – 1,5;

U – коефіцієнт використання, залежний від типу світильника, показника індексу приміщення і т.п. – 0,55

M – число люмінесцентних ламп в світильнику – 1;

F – світловий потік лампи – 5400 лм.

Підставивши числові значення у формулу (4.1), отримуємо:

$$N = \frac{200 \cdot 5 \cdot 3 \cdot 1,2 \cdot 1,5}{5400 \cdot 0,55 \cdot 1} = 1,8$$

5.4 Рекомендації з пожежної профілактики

Пожежі в робочому приміщенні становлять небезпеку, тому що пов'язані як з матеріальними втратами, так і з відмовою засобів обчислювальної техніки.

Пожежа може виникати при внесенні джерела запалювання в горючу середу. Горючими матеріалами в приміщенні, де розташовані обчислювальні засоби є будівельні матеріали, віконні рами, двері, підлоги, меблі, ізоляція силових і сигнальних кабелів, радіотехнічні деталі, конструктивні елементи з пластичних матеріалів, рідини для очищення елементів і вузлів ЕОМ від забруднень:

- 1) поліамід – матеріал корпусу мікросхем, горюча речовина, температура самозаймання 420 °С,
- 2) полівінілхлорид – ізоляційний матеріал, горюча речовина, температура запалювання 335 °С, температура самозаймання 530 °С,
- 3) стеклотекстоліт ДЦ – матеріал друкарських плат, важкогорючий матеріал, показник горючості 1.74, не схильний до температурного самозаймання,
- 4) пластикат кабельний №.489 – матеріал ізоляції кабелів, горючий матеріал, показник горючості більше 2.1,
- 5) деревина – будівельний і обробний матеріал, з якого виготовлені меблі, горючий матеріал, показник горючості більше 2.1, температура запалювання 255 °С, температура самозаймання 399 °С.

Згідно НАПБ Б. 03.002-2007 таке приміщення відноситься до категорії "В" (пожежонебезпечної) .

Пожежа може виникнути в результаті утворення джерела запалювання (іскри і дуги короткого замикання, порушення ізоляції, що приводить до

короткого замикання, перегріву радіодеталей внаслідок тривалого перевантаження) і внесення його в горючу середу.

При повному згорянні органічних сполук утворюється (CO_2 , SO_2 , H_2O , N_2), а при згорянні неорганічних сполук - оксиди. Залежно від температури плавлення продукції, реакції диму можуть знаходитися у вигляді розплаву (Al_2O_3 , TiO_2), або підніматися в повітря у вигляді диму (P_2O_5 , Na_2O , MgO). Розплавлені тверді частинки створюють світність полум'я. Склад продуктів неповного згорання горючих речовин складний і різноманітний. Це можуть бути горючі речовини - H_2 , CO , CH_4 та інші; атомарний водень і кисень; різні радикали - OH , CN та інші. Продуктами неповного згорання можуть бути також оксиди азоту, спирти альдегіди, кетони і високотоксичні з'єднання, наприклад, синильна кислота.

Для захисту персоналу від дії небезпечних і шкідливих чинників пожежі проектом передбачається застосування промислового протигазу, що фільтрує, з коробкою марки В (жовтий).

Небезпека розвитку пожежі на обчислювальному центрі обумовлюється застосуванням розгалужених систем вентиляції і кондиціонування, розвиненою системою електроживлення ЕОМ. Небезпека загорання в ЕОМ пов'язана із значною кількістю щільно розташованих на монтажній платі і блоках електронних вузлів і схем, електричних і комутаційних кабелів, резисторів, конденсаторів, напівпровідникових діодів і транзисторів. Висока щільність елементів в електронних схемах призводить до значного підвищення температури окремих вузлів ($80\dots 100\text{ }^\circ\text{C}$), що може служити причиною запалювання ізоляційних матеріалів. Слабкий опір ізоляційних матеріалів дії температури може викликати порушення ізоляції і привести до короткого замикання.

Пожежна безпека при застосуванні ЕОМ забезпечується:

- 1) системою запобігання пожежі;
- 2) системою протипожежного захисту;
- 3) організаційно-технічними заходами.

Запобігти утворенню горючого середовища (замінити горючі речовини і матеріали на негорючі і важкогорючі) не надається технічно можливим. Тому проектом передбачаються способи і засоби запобігання утворення (або внесення) в горюче середовище джерел запалювання, таких як:

- 1) застосування електроустаткування, відповідної пожежонебезпечної і вибухонебезпечної зонам відповідно до ПУЕ;
- 2) застосування в конструкції швидкодійних засобів захисного відключення можливих джерел запалення;
- 3) виключення можливості появи іскрового розряду в горючому середовищі з енергією, рівної і вище мінімальної енергії запалення.

Для протипожежного захисту проектом передбачається використання автоматичну пожежну сигналізацію із застосуванням датчика-сповіщувача РІД-1 (сповіщувач димовий ізоляційний) в кількості 1 шт. і застосуванням первинних засобів пожежогасіння. Площа контрольована сповіщувачем 150 м². Відповідно до норм первинних засобів пожежогасіння пропонується використовувати:

- ручний вуглекислий вогнегасник ОУ-5 в кількості 1 шт.
- хімічний пінний ОХП-10 – 1 шт;
- повсть 1×1 м², кошму 2×1,5 м² або азбестове полотно 2×2 м² в кількості 1 шт.

В якості організаційно-технічних заходів рекомендується проводити навчання робочого персоналу на тему пожежної безпеки.

Висновки до розділу 5

У розділі "Охорона праці" виконаний аналіз потенційних небезпек при роботі із засобами обчислювальної техніки, на підставі якого розроблено

заходи з техніки безпеки, заходи, що забезпечують виробничу санітарію та гігієну праці, рекомендації з пожежної профілактики, які підтверджені відповідними розрахунками.

ВИСНОВКИ

У вступі було визначено актуальність дослідження метода вбудованого самотестування.

У першому розділі розглянуто основну інформацію про методи вбудованого самотестування, їх призначення. Надано реалізацію в загальному вигляді.

У другому розділі оглянуто програму схемотехнічного моделювання, її можливості, структуру та компоненти. Виконано порівняння сучасної версії з більш старими.

У третьому розділі було розглянуто принцип роботи та параметри МДН-транзисторів. Надано їх характеристики, оглянуто переваги та недоліки їх використання.

У четвертому розділі проведено аналіз логічних елементів на МДН транзисторах, надано їх схеми та оглянуто їх функції.

В п'ятому розділі описано схемотехнічну реалізацію вузлів вбудованого самотестування, описані режими роботи елемента VILBO. Надано пряму структурну таблицю переходів переходів.

ПЕРЕЛІК ДЖЕРЕЛ ПОСИЛАНЬ

1. Уильямс Г.Б. Отладка микропроцессорных систем. Пер.с англ. М., Энергоиздат, 1988 - 254с. 681.32 У-338
2. Муренко Л.Л., Иванов Е.А. Средства отладки. Под ред. Шахнова В.А. М., Высшая школа. 1988 - 159с. 681.32 (075.8) 2М-597
3. Микропроцессоры в 3 кн. Кн. 3. Средства отладки, лабораторный практикум и задачник. Н.В. Воробьев, В.Л. Горбунов, А.В. Горячев, В.Р. Горовой и др. Под ред. Л.Н. Преснухина. М., Высшая школа. 1986 - 351с. 681.32 (075.8) 3М-597
4. ГОСТ 20911-98. Техническая диагностика. Термины и определения.
5. Классификационные признаки для диагностики компьютерных неисправностей с использованием нечетких экспертных систем / Г.Ф. Кривуля, Механа Сами, Д. Е. Кучеренко // Радиоелектронні і комп'ютерні системи. - 2009. - № 5. - С. 127–131. - Режим доступу: http://nbuv.gov.ua/UJRN/recs_2009_5_25
6. Методические указание к лабораторным работам по курсу «Импульсные и цифровые устройства» для студентов радиотехнических специальностей всех форм обучения. А.В. Мартинович, А.А. Казека, И.Г. Давыдов, БГУИР. 2008. – 38с
7. Проектирование тестопригодных логических схем / Р. Дж. Беннеттс // 1990. - 176 с: ил. ББК 34.844-02
8. Информатика. Учебник для вузов / А. С. Groшев // Архангельский государственный технический университет, 2010. – 470с. УДК 681.3 (0.75)
9. Введение в Multisim. Трехчасовой курс / National Instruments Россия, СНГ, Балтия / 42.с
10. ДБН В.2.5-28:2015 «Природне і штучне освітлення».
11. НАПБ А.01.001-2004 «Правила пожежної безпеки України».
12. ДБН В.2.5-67:2013. «Опалення, вентиляція та кондиціонування».

13. ГОСТ 13109-97 «Электрична енергія. Сумісність технічних засобів. Норми якості електричної енергії в системах електропостачання загального призначення».
14. ГОСТ 12.1.030-81 «Електробезпека. Захисне заземлення, занулення».
15. ДСН 3.3.6.042-99 «Санитарные нормы микроклимата производственных помещений»
16. ГОСТ 12.1.005-88 «ССБТ.Общие санитарно-гигиенические требования к воздуху рабочей зоны»
17. ГОСТ 12.1.003-83. Шум. Общие требования безопасности.
18. ДСН 3.3.6.037-99. Санітарні норми виробничого шуму, ультразвуку та інфразвуку.
19. НПАОП 0.00-1.28-10 «Правил охорони праці під час експлуатації електронно-обчислювальних машин».
20. А.В. Палагин, Ю.С. Яковлев особенности проектирования компьютерных систем на кристалле ПЛИС Институт кибернетики имени В.М. Глушкова НАН Украины, Киев, Украина
21. Евтушенко Н.Д. Методология проектирования систем на кристалле. Основные принципы, методы, программные средства [Электронный ресурс] / Евтушенко Н.Д., Немудров В.Г., Сырцов И.А. – Режим доступа: <http://www.mriprogress.msk.ru/news.php?id=7>.
22. Бухтеев А. Системы на кристалле. Новые тенденции / А. Бухтеев, В. Немудров // Электроника НТБ. – 2004. – № 3. – С. 52 – 56.
23. Бухтеев А. Методы и средства проектирования систем на кристалле / А. Бухтеев // Chip News. – 2003. – № 4 (77). – С. 4 – 14.
24. Шагурин И. Системы на кристалле. Особенности реализации и перспективы применения [Электронный ресурс] / И. Шагурин. – Режим доступа: <http://www.russianelectronics.ru/leader-r/review/2189/doc/40316/>.
25. Шагурин И.И. Создание «систем на кристалле» на основе ПЛИС с использованием синтезируемых процессорных ядер / И.И. Шагурин, В.А.

Шалтырев // Проблемы разработки перспективных микроэлектронных систем: сб. научных тр. – М.: ИППМ РАН, 2006. – С. 382 – 385.

26. Горбунов В.С. Применение программируемых реконфигурируемых схем при решении проблем технологий обработки больших графов [Электронный ресурс] / В.С. Горбунов, А.Г. Титов. – Режим доступа: http://www.Rosta.ru / GraphHPC-2014_04 – Gorbunov.pdf.

27. Advantages of Xilinx 7 Series All Programmable FPGA and SoC Devices [Электронный ресурс]. – Режим доступа: <http://www.ni.com / white-paper/14583/en/>.

28. Платформа Zynq-7000. Очередной виток инноваций [Электронный ресурс]. – Режим доступа: <http://www.russianelectronics.ru / developer-r / review/2189/doc/57818/>.

29. All Programmable SoC with Hardware and Software Programmability [Электронный ресурс]. – Режим доступа: <http://Zynq-7000 All Programmable SoC.htm>.

30. Адамов Ю.Ф. Проектирование систем на кристалле [Электронный ресурс] / Ю.Ф. Адамов. – Режим доступа: http://www.bmstu-sm5.narod.ru/puchkov/puchkov_lec.pdf.

31. Маршрут и методика проектирования микросхемы контроллера класса «системы на кристалле» для SD-карт стандарта SDHC [Электронный ресурс] / Д. Гречищев, Я. Губин, А. Руткевич [и др.]. – Режим доступа: http://www.kit-e.ru/articles/circuit/2012_11_154.php.

32. Калачёв А. Многоядерная конфигурируемая вычислительная платформа Zynq-7000 / А. Калачёв // Современная электроника. – 2013. – № 1. – С. 22 – 31.

33. Тарасов И. Системы на кристалле на базе ПЛИС FPGA Xilinx со встроенными процессорами PowerPC. Ч. 2 [Электронный ресурс] / И. Тарасов. – Режим доступа: http://kit-e.ru/articles/plis/2005_8_82.php.

34. Непомнящий О.В. Проблемы верификации при проектировании систем на кристалле [Электронный ресурс] / О.В. Непомнящий, А.А.

Шуплецов.–Режимдоступа:

http://ww.mrwolf.ru/Nauka_i_obrazovanie/Tochnye_nauki/9644.

35. Попович А. Применение технологии разработки систем на кристалле на платформе ПЛИС [Электронный ресурс] / А. Попович. – Режим доступа: http://kit-e.ru/articles/plis/2004_4_114.php.

36. Palagin A.V. Reconfigurable computing technology / A.V. Palagin, V.N. Opanasenko // Cybernetics and Systems Analysis. Springer New York. – 2007. – Vol. 43, N 5. – P. 675 – 686.

37. Палагин А.В. Реконфигурируемые вычислительные системы / А.В. Палагин, В.Н. Опанасенко. – К.: Просвіта, 2006. – 280 с.

38. ГОСТ 12.0.003-74 ССБТ. Опасные и вредные производственные факторы. Классификация

ДОДАТОК А




Рисунок А.1 - Модель схеми електричної принципіальної логічного елемента «НІ»




Рисунок А.2 - Модель схеми електричної принципіальної двовходового елемента «АБО»




Рисунок А.3 - Модель схеми електричної принципіальної трьохфазового елемента «І»




Рисунок А4 - Модель принципіальної схеми мультиплексора на МДН-транзисторах




Рисунок А5 - Модель принципіальної схеми D-тригера на МДН-транзисторах

ДОДАТОК Б**КОМПЛЕКСНА РОБОТА:
ЛАБОРАТОРНИЙ СТЕНД
ДИСЦИПЛІНИ ТДКС. СХЕМОТЕХНІКА
ВУЗЛІВ ДЛЯ ВБУДОВАНОГО
САМОТЕСТУВАННЯ**

Керівник дипломного проекту: Міщенко Ю.Г.
Роботу виконав студент: Руденко М.С. КІ-14аД

Рисунок Б1 – Слайд 1

Об'єкт дослідження: Схемотехнічна реалізація вузлів для вбудованого самотестування. Дослідження різних типів несправностей.

Мета: Побудова моделі цифрового автомату, моделювання несправностей методами внутрішнього самотестування на моделі електричної принципіальної схеми цифрового автомату.

Рисунок Б2 – Слайд 2




Рисунок Б3 – Слайд 3

Для виконання поставленої задачі було обрано програму схемотехнічного моделювання Multisim.

NI Multisim дозволяє проектувати моделі схем завдяки великій базі моделей елементів та приладів. За їх допомоги можна імітувати на віртуальних схемах реальні події.

Рисунок Б4 – Слайд 4

Реалізація тестопридатного автомата методом ВСТ




Рисунок Б5 – Слайд 5

Структурна схема керуючого автомату




Рисунок Б6 – Слайд 6

Модель схеми, яка буде підлягати тестуванню




Рисунок Б7 – Слайд 7

Пряма структурна таблиця переходів

№	t				$t+1$			$X(a_m, a_z)$		$F(a_m, a_z)$	
	a_m	$k(a_m)$		a_z	$k(a_z)$		x_1	x_2	D_1	D_2	
		Q_1^t	Q_2^t		Q_1^{t+1}	Q_2^{t+1}					
1	a_0	0	0	a_1	0	1	1	X	0	1	
2				a_2	1	0	0	0	1	0	
3				a_3	1	1	0	1	1	1	
4	a_1	0	1	a_2	1	0	X	0	1	0	
5				a_3	1	1	X	1	1	1	
6	a_2	1	0	a_0	0	0	X	X	0	0	
7	a_3	1	1	a_0	0	0	X	X	0	0	

Рисунок Б8 – Слайд 8

Еталонна сигнатура




Рисунок Б9 – Слайд 9

Сигнатура при внутрішній несправності у вигляді обриву 7-ї лінії зв'язку




Рисунок Б10 – Слайд 10

Сигнатура при двоходовому елементі «І», що вийшов із строю




Рисунок Б11 – Слайд 11

Модель схеми електричної принципіальної трьохходового елемента «І»




Рисунок Б12 – Слайд 12

Модель схеми електричної принципальної логічного елемента «НІ»




Рисунок Б13 – Слайд 13

Модель схеми електричної принципальної двовходового елемента «АБО»




Рисунок Б14 – Слайд 14

Модель схеми електричної принципіальної мультиплексора




Рисунок Б15 – Слайд 15

Результати проведених тестів

№ Теста	Сигнатура на виході	Вид несправності
1	1C47	Обрив зв'язку на 7 лінії зв'язку
2	7F87	Подано логічну 0 на внутрішню лінію зв'язку
3	83A1	Подано логічний 1 на внутрішню лінію зв'язку
4	230A	Вихід із строю двохходового елемента «1»
5	7F87	Видалений двохходовий елемент «АБО»
6	F4EA	Обрив зв'язку на 5 та 22 лініях зв'язку
7	6CCb	Вихід із строю двохходових елементів «АБО»
8	CC60	Обрив заземлень

Рисунок Б16 – Слайд 16

Висновки

- 1) Розглянуто системи діагностування, методи вбудованого самотестування.
- 2) Описано програму Multisim.
- 3) Розглянуто принцип роботи та параметри МДН транзисторів.
- 4) Розглянуто логічні елементи на МДН-транзисторах.
- 5) Виконано схемотехнічну реалізацію вузлів вбудованого самотестування та проведено тести несправностей

Рисунок Б17 – Слайд 17

Дякую за увагу

Рисунок Б18 – Слайд 18

ДОДАТОК В




Рисунок В.1 - Модель схеми електричної принципіальної 4-х розрядного регістра зсуву на D-тригерах

ДОДАТОК Г




Рисунок Г1 – Модель схеми електричної принципальної елемента
VILBO